app mobile + ia
Redação+
App publicado na Play Store que corrige redações com IA. Fui responsável pelo backend e por toda a infraestrutura.
Juazeiro, BA / Engenharia de Computação, UNIVASF
Desenvolvedor backend. Do RTL em VHDL à API em produção.
Trabalho principalmente com Python, Django e FastAPI, com React no frontend. Na faculdade, desço a pilha até o hardware: processadores em VHDL, firmware para microcontroladores e, no TCC, redes neurais rodando num RISC-V em FPGA.
Desenvolvimento e manutenção de funcionalidades backend em produção. Modelagem de dados no MongoDB e participação no ciclo completo, da especificação ao deploy.
APIs REST com FastAPI e interfaces em React, dentro de um squad multidisciplinar com práticas ágeis.
Desenvolvimento full stack de um sistema usado por usuários reais: levantamento de necessidades, correções e evolução do produto.
app mobile + ia
App publicado na Play Store que corrige redações com IA. Fui responsável pelo backend e por toda a infraestrutura.
mobile + api
Organização de repúblicas: tarefas recorrentes, membros por código de convite e plano premium. API modular com JWT, Zod e jobs agendados.
visão computacional
Aplicação web que integra modelos de visão computacional para apontar problemas como cárie a partir de fotos.
arquitetura hexagonal
Gestão do processo produtivo do vinho de ponta a ponta, escrita com arquitetura hexagonal, padrões de projeto e TDD.
iot + ia
API e dashboard que recebem, via LoRa, detecções de moscas feitas por IA em armadilhas no campo, com diagnóstico automático de ocupação.
acessibilidade
Dispositivo que ajuda pessoas cegas ou com baixa visão a contar gotas de remédio, usando um par infravermelho e aviso sonoro.
arquitetura de computadores
Duas implementações do zero, monociclo e multiciclo: datapath, ULA, banco de registradores e unidade de controle em FSM.
embarcados
Firmware para o Raspberry Pi Pico W que conecta ao Wi-Fi e envia notificações pelo Telegram.
sensores + atuadores
Separa objetos pela cor usando um sensor TCS3200 e servos que direcionam cada peça para o lugar certo.
Redes convolucionais quantizadas para 8 bits rodando no NEORV32, um processador RISC-V sintetizado numa FPGA DE2-115, com um acelerador de multiplicação de matrizes em arranjo sistólico 8×8. O projeto cobre a pilha inteira: treino e quantização em PyTorch, firmware em C, o hardware em VHDL e um app desktop que grava o modelo na placa e mostra a classe prevista.
Estou aberto a oportunidades em backend, full stack e sistemas embarcados. O jeito mais rápido de falar comigo é por e-mail.
viniciuslevidev@gmail.com